---

Inhaltlich unveränderte Neuauflage. Die Verifikation beim digitalen Schaltungsentwurf erfolgt üblicherweise mittels ereignisgesteuerter Simulation des Schaltungsmodells. Der Simula tions aufwand beeinflußt die Entwurfskosten wesentlich und steigt mit der Schaltungskomplexität. Diese Arbeit präsentiert einen neuen Ansatz zur Auf wandsverminderung, der eine Steigerung der Simulationsgeschwindigkeit durch Reduzierung der Anzahl der während der Simulation zu verarbeitenden Ereignisse erreicht. Diese Reduzierung basiert auf der Zusammenfassung von einerseits räumlich nah beieinander liegenden Schaltungselementen und ander er seits zeitlich nah beieinander liegenden Ereignissen. Die beiden be schriebenen Verfahren sind unabhängig von Verzögerungs- und Werte modellierung und können daher ohne Genauigkeitsverlust auf unter schiedlichen Abstraktionsebenen des Entwurfs eingesetzt werden. Die Effektivität der Verfahren ist für die Gatterebene experimentell nachgewiesen, wobei eine durchschnittliche Geschwindigkeitssteigerung von annähernd 50% erreicht wird. Das Buch richtet sich neben Wissenschaftlern an Anbieter und Entwickler von Entwurfs- und Simulations-Software sowie an Hardware-Entwickler.

---